K4Z80325BC-HC14

Функции

• 2 отдельных независимых канала с двухточечным интерфейсом для данных, адреса и команд

• Дифференциальные тактовые сигналы CK_t/CK_c для половинной скорости передачи данных CA для CMD/ADD (CA) на 2 канала

• Четыре дифференциальных тактовых входа WCK_t/WCK_c с половинной скоростью передачи данных, каждый из которых связан с байтом данных (DQ, DBI_n, EDC) в канале.

• Данные с удвоенной скоростью передачи данных (DDR) (относительно WCK)

• Адрес команды двойной скорости передачи данных (DDR) (относительно CK)

• 16 внутренних банков

• 4 группы банков для tCCDL=3 tCK и 4 tCK

• Архитектура предварительной выборки 16n: 256 бит на массив для чтения или записи на канал

• Длина серии: только 16

• Программируемая задержка чтения: от 9 до 31 tCK

• Программируемая задержка записи: от 5 до 8 tCK

• Функция маски данных WRITE через шину CA (однобайтовая/двухбайтовая маска)

• Инверсия шины данных (DBI) и инверсия шины адреса команд (CABI)

• Обучение адресу команды: контроль ввода адреса команды с помощью сигналов DQ/DBI_n/EDC.

• Обучение часов WCK2CK с фазовой информацией по сигналам EDC

• Обучение чтению и записи данных через READ FIFO (глубина 6)

• Предварительная загрузка шаблона READ FIFO с помощью команды LDFF

• Прямая загрузка данных для записи в READ FIFO с помощью команды WRTR.

• Последовательное чтение READ FIFO командой RDTR

• Целостность передачи данных при чтении/записи обеспечивается проверкой циклическим избыточным кодом с использованием CRC половинной или полной скорости передачи данных.

• ЧТЕНИЕ/ЗАПИСЬ EDC вкл/выкл режим

• Программируемый шаблон удержания EDC для CDR

• Программируемая задержка CRC READ от=1 до 4 tCK и задержка CRC WRITE от=10 до 16 tCK

• Режимы низкого энергопотребления

• Встроенный датчик температуры с возможностью считывания

• Автоматическая предварительная зарядка для каждого пакетного доступа

• Режимы автоматического обновления и самообновления

• 32 мс, автоматическое обновление (16 тыс. циклов)

• Частота самообновления, контролируемая датчиком температуры, и частичное самообновление массива

• Обновление для каждого банка/-2-банка

• Завершение на кристалле (ODT)

• Автоматическая калибровка мощности ODT и выходного драйвера с помощью внешнего резистора ZQ.

• Программируемое смещение согласования и силы драйвера (от 40 Ом до 60 Ом)

• Внутренний VREF для входов данных и входов CA с программируемыми уровнями

• Отдельный внутренний VREF для входов CA (команда/адрес)

• ID1 и ID2 поставщика для идентификации

• Конфигурация режима x16/x8 устанавливается при включении питания с помощью EDC

• Конфигурация псевдоканального режима (режим ПК) устанавливается при включении питания с помощью CA6.

• 1,35 В плюс /- 0.0питание 405 В для работы устройства (VDD) (конкретные детали поддерживают 1,25 В плюс 0,0375 В)

• 1,35 В плюс /- 0.0питание 405 В для интерфейса ввода-вывода (VDDQ) (конкретные детали поддерживают 1,25 В плюс 0,0375 В)

• 1,8 плюс питание 0.108 В / - 0.054 В для VPP

• 180 шариковый корпус BGA с шагом 0,75 мм

• Граничное сканирование, совместимое с IEEE1149.1